Politechnika Rzeszowska im. Ignacego Łukasiewicza - Centralny System Uwierzytelniania
Strona główna

Projektowanie mikroprocesorowych i rekonfigurowalnych układów sterowania

Informacje ogólne

Kod przedmiotu: EA/S-DI>PMiRUS
Kod Erasmus / ISCED: (brak danych) / (brak danych)
Nazwa przedmiotu: Projektowanie mikroprocesorowych i rekonfigurowalnych układów sterowania
Jednostka: Katedra Informatyki i Automatyki
Grupy: Przedmioty 6 sem. - automatyka i robotyka, komp. systemy sterowania, st. I-go stopnia (inż.)
Punkty ECTS i inne: 5.00 Podstawowe informacje o zasadach przyporządkowania punktów ECTS:
  • roczny wymiar godzinowy nakładu pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się dla danego etapu studiów wynosi 1500-1800 h, co odpowiada 60 ECTS;
  • tygodniowy wymiar godzinowy nakładu pracy studenta wynosi 45 h;
  • 1 punkt ECTS odpowiada 25-30 godzinom pracy studenta potrzebnej do osiągnięcia zakładanych efektów uczenia się;
  • tygodniowy nakład pracy studenta konieczny do osiągnięcia zakładanych efektów uczenia się pozwala uzyskać 1,5 ECTS;
  • nakład pracy potrzebny do zaliczenia przedmiotu, któremu przypisano 3 ECTS, stanowi 10% semestralnego obciążenia studenta.
Język prowadzenia: polski
Pełny opis:

Treści kształcenia

- Wprowadzenie do języka Verilog

- Wstęp do symulacji układów cyfrowych

- Opis układów kombinacyjnych

- Opis układów sekwencyjnych oraz specyfikacja procesów współbieżnych

- Przykłady projektowania i implementacji w FPGA wybranych systemów cyfrowych

- Mikroprocesory implementowane w FPGA

Literatura:

Literatura wykorzystywana podczas zajęć wykładowych

Thomas D. E., Moorby P. R - The Verilog Hardware Desciption Language - Kluwer Academic Publishers. - 2002

Hajduk Z. - Wprowadznie do jęyka Verilog - Wydawnictwo BTC. - 2009

Ramachandran S. - Digital VLSI Systems Design – A Design Manual for Implementation of Projects on FPGAs and ASICs using Verilog HDL - Springer. - 2007

Literatura wykorzystywana podczas zajęć ćwiczeniowych/laboratoryjnych/innych

Hajduk Z. - Wprowadznie do jęyka Verilog - Wydawnictwo BTC. - 2009

Literatura do samodzielnego studiowania

Wrona W. - Język Verilog w projektowaniu układów cyfrowych - Wydawnictwo Skalmierski. - 2009

Łuba T. (red.), Rawski M., Tomaszewicz P., Zbierzchowski B. - Synteza układów cyfrowych - Wydawnictwa Komunikacji i Łączności. - 2003

Majewski J., Zbysiński P. - Układy FPGA w praktyce - Wydawnictwo BTC. - 2007

Chu P. P - FPGA Prototyping by Verilog Examples - John Wiley & Sons,. - 2008

Literatura uzupełniająca

Lee J. M. - Verilog Quickstart - Kluwer Academic Publishers. - 2002

Chu P. P - FPGA Prototyping by Verilog Examples - John Wiley & Sons. - 2008

Sutherland S. - SystemVerilog for Design, Second Edition - Springer US. - 2006

Publikacje naukowe

L. Gniewek; Z. Hajduk; J. Kluska; T. Żabiński - FPGA-Embedded Anomaly Detection System for Milling Process - . - 2021

Z. Hajduk; J. Wojtowicz - FPGA Implementation of Fuzzy Interpreted Petri Net - . - 2020

Z. Hajduk - Generator liczb prawdziwie losowych oraz sposób generowania liczb prawdziwie losowych z wykorzystaniem tego generatora liczb prawdziwie losowych - . - 2019

Z. Hajduk - Oscylator, zwłaszcza dla generatorów liczb losowych - . - 2019

Z. Hajduk - Hardware implementation of hyperbolic tangent and sigmoid activation functions - . - 2018

Z. Hajduk - Reconfigurable FPGA implementation of neural networks - . - 2018

Z. Hajduk - Sposób i układ elektroniczny do komunikacji z otoczeniem osób niepełnosprawnych - . - 2018

Z. Hajduk - High accuracy FPGA activation function implementation for neural networks - . - 2017

Z. Hajduk - Simple method of asynchronous circuits implementation in commercial FPGAs - . - 2017

Z. Hajduk - Sposób asynchronicznego przetwarzania danych cyfrowych i asynchroniczny układ cyfrowy do stosowania tego sposobu, zbudowany zwłaszcza w strukturze FPGA - . - 2017

Z. Hajduk; J. Kluska - Asynchroniczny elektroniczny układ sterowania procesami równoległymi - . - 2017

Z. Hajduk; J. Kluska - Synchroniczny elektroniczny układ sterowania procesami równoległymi - . - 2017

Z. Hajduk - FPGA-based communication interface for persons with motor neuron diseases - Elsevier. - 2016

Z. Hajduk - Sposób i układ elektroniczny do komunikacji z otoczeniem osób niepełnosprawnych - . - 2016

Z. Hajduk; J. Wojtowicz - Hardware Implementation of Fuzzy Petri Nets with Lukasiewicz Norms for Modelling of Control Systems - SPRINGER - VERLAG. - 2016

Efekty uczenia się:

Student, który zaliczył modułFormy zajęć/metody dydaktyczne prowadzące do osiągnięcia danego efektu kształceniaSposoby weryfikacji każdego z wymienionych efektów kształcenia
Zna podstawowe sposoby opisu układów kombinacyjnych i sekwencyjnych w języku opisu sprzętu Verilogwykład, laboratorium, projekt zespołowyegzamin cz. pisemna, kolokwium
Potrafi dokonać analizy i syntezy w strukturach FPGA prostych układów kombinacyjnych i sekwencyjnychwykład, laboratorium, projekt zespołowyegzamin cz. pisemna, kolokwium, obserwacja wykonawstwa
Potrafi dokonać implentacji w strukturach FPGA, wybranego "miękkiego" mikrokontrolerawykład, laboratorium, projekt zespołowyobserwacja wykonawstwa

Metody i kryteria oceniania:

na ocenę 3na ocenę 4na ocenę 5
Zna podstawowe sposoby opisu układów kombinacyjnych i sekwencyjnych w języku opisu sprzętu Verilognie tylko osiągnął poziom wiedzy i umiejętności wymagany na ocenę 3, ale również potrafi dokonać porównania metod opisu układów kombinacyjnych i sekwencyjnychnie tylko osiągnął poziom wiedzy i umiejętności wymagany na ocenę 4, ale również potrafi wskazać i wybór uzasadnić, najlepszą metodę opisu w zależności od specyfiki zadania
Potrafi dokonać analizy i syntezy w strukturach FPGA prostych układów kombinacyjnych i sekwencyjnychnie tylko osiągnął poziom wiedzy i umiejętności wymagany na ocenę 3, ale również potrafi dokonać syntezy układów kombinacyjnych i sekwencyjnych, wykorzystując różne metody opisunie tylko osiągnął poziom wiedzy i umiejętności wymagany na ocenę 4, ale również potrafi radzić sobie z opisem bardziej złożonych układów kombinacyjnych i sekwencyjnych
Potrafi dokonać implentacji w strukturach FPGA, wybranego "miękkiego" mikrokontroleranie tylko osiągnął poziom wiedzy i umiejętności wymagany na ocenę 3, ale również potrafi napisać prosty program sterujący dla wybranego wbudowanego mikroprocesoranie tylko osiągnął poziom wiedzy i umiejętności wymagany na ocenę 4, ale również potrafi dokonać właściwego podziału zadań pomiędzy sprzęt i oprogramowanie - w zależności od specyfiki danej aplikacji

Zajęcia w cyklu "Semestr letni 2019/20" (zakończony)

Okres: 2020-02-29 - 2020-06-24
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin więcej informacji
Projekt, 15 godzin więcej informacji
Wykład, 25 godzin więcej informacji
Koordynatorzy: Zbigniew Hajduk
Prowadzący grup: Zbigniew Hajduk, Marek Śnieżek
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin

Zajęcia w cyklu "Semestr letni 2020/21" (zakończony)

Okres: 2021-02-27 - 2021-06-23
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin więcej informacji
Projekt, 15 godzin więcej informacji
Wykład, 25 godzin więcej informacji
Koordynatorzy: Zbigniew Hajduk
Prowadzący grup: Zbigniew Hajduk, Marek Śnieżek
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin

Zajęcia w cyklu "Semestr letni 2021/22" (zakończony)

Okres: 2022-02-26 - 2022-06-21
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin więcej informacji
Projekt, 15 godzin więcej informacji
Wykład, 25 godzin więcej informacji
Koordynatorzy: Zbigniew Hajduk, Marek Śnieżek
Prowadzący grup: Zbigniew Hajduk, Marek Śnieżek
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin

Zajęcia w cyklu "Semestr letni 2022/23" (zakończony)

Okres: 2023-02-25 - 2023-06-21
Wybrany podział planu:
Przejdź do planu
Typ zajęć:
Laboratorium, 30 godzin więcej informacji
Projekt, 15 godzin więcej informacji
Wykład, 25 godzin więcej informacji
Koordynatorzy: Zbigniew Hajduk
Prowadzący grup: Zbigniew Hajduk
Lista studentów: (nie masz dostępu)
Zaliczenie: Egzamin
Opisy przedmiotów w USOS i USOSweb są chronione prawem autorskim.
Właścicielem praw autorskich jest Politechnika Rzeszowska im. Ignacego Łukasiewicza.
al. Powstańców Warszawy 12
35-959 Rzeszów
tel: +48 17 865 11 00 https://prz.edu.pl
kontakt deklaracja dostępności USOSweb 7.0.1.0 (2023-11-21)